頭條 世界首款微处理器MP944被复活 7月27日，嵌入式系统专家亚当·泰勒使用FPGA（现场可编程门阵列）复刻F-14雄猫战斗机的中央大气数据计算机，将其装入3D打印的F-14模型中，成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器，1970年6月随F-14服役，比1971年11月问世的英特尔4004早近一年半，此前因军事保密1998年才解密，是世界首款微处理器，性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片，目前该项目的全部代码和文档已公开在GitHub，供全球开发者查阅。 最新資訊 BCH编译码器的FPGA设计及SoPC验证 针对NAND Flash应用，完成了并行化BCH编译码器硬件设计。采用寄存器传输级硬件描述语言，利用LFSR电路、计算伴随式、求解关键方程、Chien搜索算法等技术方法完成了BCH编译码算法在FPGA上的硬件实现。相比于传统串行实现方案，采用并行化实现提高了编译码器的速度。搭建了基于SoPC技术的嵌入式验证平台，在Nios处理器的控制下能快速高效地完成对BCH编译码算法的验证，具有测试环境可配置、测试向量覆盖率高、测试流程智能化的特点。 發(fā)表于：2012/8/9 基于双核Nios II系统的数字预失真器设计 设计了一种基于双核Nios II系统的数字预失真器(DPD)。在FPGA中构建多查找表结构，实现了基于记忆多项式模型的DPD；采用双核处理器完成并行RLS算法处理，保证了DPD模型参数提取过程的执行效率。实验结果证明，该系统能够对功放的非线性进行较好补偿。 發(fā)表于：2012/8/9 赛灵思Zynq-7000 All Programmable SoC实现1GHz处理能力 业赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布，其Zynq™-7000 All Programmable SoC系列的峰值处理性能提升至1 GHz，同时还将采用更小的封装尺寸以实现更高的系统性能和可编程系统集成度。上述增强功能可进一步提高众多高端影像与图形处理应用的系统价值，从而充分满足医疗以及有线与无线设备领域计算密集型系统的要求。Zynq-7000 All Programmable SoC 系列是业界首款紧密集成软件、硬件及I/O的“All Programmable”的器件。 發(fā)表于：2012/8/9 系统建模成为主流 “系统建模”这一词语揭示了复杂芯片系统(SoC)设计工程以及规模庞大的航空航天计划。而实际上，系统建模技术的根本在于IC设计和航空航天工业。但是今天，出于各种原因，很多领域的系统设计人员在开发完整的原型系统之前必须对其电子系统设计进行建模。 發(fā)表于：2012/8/9 基于影像传感器MT9M111的视频采集系统 CMOS图像采集系统普遍存在图像质量问题，如果没有对图像进行专门的处理，则图像质量难以保障。近些年来，随着SoC技术的快速发展，在图像采集和处理领域，出现了SoC影像传感器，它集成CMOS传感器和图形处理器功能，可以得到令人非常满意的图像质量。本文设计的视频采集系统采用了SoC成像芯片MT9M111和USB2.0接口芯片CY7C68013。 發(fā)表于：2012/8/8 基于CPCI总线架构设计的实时图像信号处理平台 为了提高算法效率，实时处理图像信息，本处理系统是基于DSP+FPGA混用结构设计的。业务板以FPGA为处理核心，实现数字视频信号的实时图像处理，DSP实现了部分的图像处理算法和FPGA的控制逻辑，并响应中断，实现数据通信和存储实时信号。 發(fā)表于：2012/8/8 用FPGA实现端到端广播平台解决方案 消费者要求以前所未有的速度提供史无前例的海量优质视频，迫使广播公司和设备制造商以更快的速度将低成本先进解决方案投放市场。为满足这一需求，赛灵思正着力推出现场可编程门阵列(FPGA)和端到端广播平台解决方案，帮助设计人员和制造商以更快的速度将采集、提供、分配和消费(ACDC)解决方案集成到自己的设备当中。 發(fā)表于：2012/8/8 Synopsys并购带动EDA产业重回制造怀抱？ 有消息指出，新思科技(Synopsys)有意将其研发团队和近期收购自Magma、Ciranova以及思源科技(Springsoft)等公司的EDA软件加以整合，在我看来，这代表着该市场可能会发生一些有趣的转变。看起来有点像是EDA终于要回归原点 發(fā)表于：2012/8/8 卡位18吋台积三星英特尔激战台积投资410亿冲先进制程 台积电昨（5）日宣布，将投资晶片设备商艾司摩尔（ASML）11.14亿欧元（约新台币410亿元），加速下一世代关键技术极紫外光（EUV）与18吋晶圆微影设备开发及量产，成为继英特尔之后，第2家加入投资ASML的半导体大厂。 發(fā)表于：2012/8/7 Xilinx Virtex-5 FPGA 中的CRC模块 CRC根据一个给定的数据位组算出，然后在传输或存储之前附加到数据帧尾部。接收或检索到帧后，对其内容重新计算CRC，以此来验证其有效性，确保数据无误。本文简述CRC计算所依据的原理，并且探讨用线性 發(fā)表于：2012/8/7 <…265266267268269270271272273274…>
