頭條 世界首款微处理器MP944被复活 7月27日，嵌入式系统专家亚当·泰勒使用FPGA（现场可编程门阵列）复刻F-14雄猫战斗机的中央大气数据计算机，将其装入3D打印的F-14模型中，成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器，1970年6月随F-14服役，比1971年11月问世的英特尔4004早近一年半，此前因军事保密1998年才解密，是世界首款微处理器，性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片，目前该项目的全部代码和文档已公开在GitHub，供全球开发者查阅。 最新資訊 基于FPGA的嵌入式串行千兆以太网设计 本设计以XilinxFPGA为棱心芯片，利用内嵌硬核处理器PowerPC、嵌入式操作系统Xilkernel和LwIP协议功能函数，完成嵌入式串行千兆以太网系统的设计。本设计能够满足以太网通信对高速数据传输的要求，同时在电路设计时，具有PCB布线简单以及信号完整性好等优点。 發表于：2012/12/10 灵活“穿梭”在摄像机中，Lattice秀FPGA安防应用成果 FPGA自诞生以来，就凭借其灵活性在众多领域发光发热。随着安防与监控应用对各种性能要求的提高，FPGA在该领域也越来越多的被采用。近日，在北京举办的中国国际社会公共安全产品博览会（安博会）上，莱迪思（Lattice）就展示了采用其低密度和超低密度FPGA的新型摄像机设计解决方案和HDR-60开发套件 發表于：2012/12/7 CPLD器件测试系统 以Lattice公司的ispLSI1032E为被测对象，设计出一套测试装置，对该芯片的性能指标和可能出现的故障进行测试。本装置只需配置三次电路和施加相应的测试向量就能对芯片进行全面的测试，提高了测试效率，实用价值很高。 發表于：2012/12/6 C波段宽带频率源及其测试系统设计 为了设计一个C波段宽带频率源，采用了基于锁相环配合宽带VCO的方法。该方法使用的PLL芯片为HMC702，VCO为HMC586，控制端采用FPGA写寄存器。频率源测试时采用PC串口转SPI协议的方法。实验结果显示, 最差相位噪声为-88.2 dBc/Hz@10 kHz，杂散抑制度为-62.7 dBc， 从4 GHz到6 GHz的变频时间为20.6 μs。 發表于：2012/12/5 莱迪思半导体公司将在2013国际消费电子展（CES 2013）上展示“移动应用创新”解决方案 莱迪思半导体公司（NASDAQ: LSCC）今日宣布将于1月8日至11日在拉斯维加斯举办的消费电子展（CES）上召开一个见面会，届时将展示一些新的基于FPGA的设计解决方案，适用于消费电子和移动设备。莱迪思展示厅位于拉斯维加斯酒店东楼2980号套房。若您希望预约一个时间来参观莱迪思展厅，并探讨移动创新可以如何帮助您解决具体的设计难题 發表于：2012/12/5 小型雷达环境模拟器双波段快速跳频模块设计 设计了一种雷达环境模拟器高性价比双波段宽带快速跳频模块。采用DDS+倍频链技术，实现了输出射频信号在C、X波段的频率跳变。其频带较宽，跳频时间小于5 μs，输出杂散抑制优于-50 dBc，相位噪声优于－70 dBc/Hz@10 kHz，频率分辨率小于10 Hz，输出功率可控。该系统体积小、成本低，易于生产实现，可广泛应用于部队雷达的抗干扰训练和检测。 發表于：2012/12/4 基于6416和FPGA的手部三模态识别装置设计与实现 介绍了将手形、掌纹和手掌静脉身份识别理论与FPGA和DSP数字处理系统相结合构成能够方便用于门禁、考勤等的具有高可靠性和高安全性要求的快速身份识别装置。装置采用可见光和近红外双摄像头提高对手形、掌纹和手掌静脉图像的有效获取。利用FPGA实现双摄像头图像数据的同步采集、数据缓存以及对液晶显示屏、补光系统等的控制，以减少DSP的负担，使DSP能够专注于对手形、掌纹和手掌静脉的数据处理识别工作，保证系统运行的实时性。 發表于：2012/12/3 基于ARM和FPGA的高扩展性超声检测模块设计与实现 介绍了一种以ARM和FPGA联合作为中央控制处理单元的4路超声探伤模块。给出了其整体结构方案，阐述了以4路超声模拟信号为一组的多路超声探伤模块硬件扩展的设计思路和实现方案，讨论了FPGA对高速LVDS数据的采集、处理、时序同步功能的实现，ARM与FPGA之间总线接口的实现，ARM嵌入式系统功能以及网络通信功能的实现。实际应用表明，该功能模块能达到预期的设计要求，并能方便地实现硬件扩展。 發表于：2012/12/3 基于FPGA的混合遥测数据复接技术的研究 在进行多路传输的PCM 遥测系统中，为了节省信道资源, 降低调制解调设备的复杂度, 遥测数据复接系统得到了广泛应用。混合信号处理首先需要进行数字化再交给FPGA并且与之交互。基于FPGA的数字复接系统具有模块化设计，通过建立一个组帧模型完成多路复用。最后在Quartus II集成环境下进行了系统的综合、布局布线及时序仿真。仿真结果验证了输入与输出的逻辑关系，并且下载到开发板中进行了板级验证，其功能稳定可靠。 發表于：2012/11/30 一种高效二维小波分解算法的FPGA实现 针对现有二维提升小波变换实现过程中存在的大量过程数据存储及关键路径延时较长的问题，提出一种直接进行二维变换的VLSI架构。采用Altera公司Cyclone II系列FPGA EP2C35F672C6对架构进行实现和验证，在纯计算逻辑下二维小波变换时钟频率可达到157.78 MHz。 發表于：2012/11/30 <…249250251252253254255256257258…>
