頭條 世界首款微处理器MP944被复活 7月27日，嵌入式系统专家亚当·泰勒使用FPGA（现场可编程门阵列）复刻F-14雄猫战斗机的中央大气数据计算机，将其装入3D打印的F-14模型中，成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器，1970年6月随F-14服役，比1971年11月问世的英特尔4004早近一年半，此前因军事保密1998年才解密，是世界首款微处理器，性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片，目前该项目的全部代码和文档已公开在GitHub，供全球开发者查阅。 最新資訊 2×4 MIMO-OFDM系统中 K-Best检测器的设计与实现 基于贝尔实验室V-BLAST结构构建了2×4 MIMO-OFDM系统模型，并确定了该模型下K-Best算法的K值。之后对K-Best检测器进行了硬件架构设计，采用Xilinx Virtex-5芯片对所设计检测器加以实现，并给出检测器资源消耗和时钟频率等性能指标，最后通过仿真验证检测器正确性。 發(fā)表于：2015/10/12 欧盟将无条件批准英特尔收购Altera 路透社今日援引两位知情人士的消息称，欧盟很快将无条件批准英特尔收购Altera交易。英特尔今年6月1日宣布，将以约167亿美元的现金收购可编程逻辑芯片巨头Altera。英特尔此举旨在强化公司的数据中心芯片业务，开发用于汽车、智能手表和其他“物联网”设备芯片。 發(fā)表于：2015/10/12 全新VersaClock 6可编程时钟发生器能够提供屡获殊荣的IDT VersaClock 系列产品的最佳的性能 美国加利福尼亚州圣何塞，2015年10月9日 - IDT公司（IDT®）（NASDAQ：IDTI）今天宣布推出VersaClock®6可编程时钟发生器系列，能够针对要求苛刻的高性能应用提供高灵活性和低功耗的时序解决方案。VersaClock®6系列产品具有低于500飞秒（fs）的RMS（均方根）相位抖动，能够提供屡获殊荣的IDT VersaClock 系列产品目前最佳的性能，实现了抖动性能、灵活性和低工作功耗的出众组合。 發(fā)表于：2015/10/11 基于FPGA和DSPIC30F6014A的数据记录器设计 针对目前飞行数据记录器对数据的大容量和高速存储的需求，提出了一种以DSPIC30F6014A控制USB接口芯片CH378读写U盘数据，并添加FPGA控制读写大容量Flash数据作为高速数据缓冲以实现脱离计算机存储高速大容量数据至U盘的设计方案。该方案能够实现大容量数据存储功能，并能够极大地提高U盘读写数据的速度，具有设备体积小、成本低和便于携带等优点，很大程度缓解了数据存储的压力，具有很广阔的应用前景。 發(fā)表于：2015/10/11 基于FPGA高速图像数据的存储及显示设计 设计了一种基于FPGA控制Nand Flash阵列实现高速流水线式存储的方案。设计利用FPGA作为主控制器，通过CameraLink输入通信接口将图像数据经过一/二级缓存写入Flash存储阵列中，并采用DMA传输技术将存储后的图像数据上传至计算机硬盘中作进一步处理；同时，利用SDRAM显存实时刷新数据，FPGA构造相应的VGA信号，最终实现100 MB/s图像数据的实时显示。 發(fā)表于：2015/10/11 一种抑制电路温度漂移影响的高温测量系统 设计了一种耐155 ℃高温的井下测量系统，为了满足多通道信号的测量，其前置放大电路采用分时复用的工作机制，刻度信号与目标信号通过模拟开关分时送至前置放大器。发射电流经取样后得到参考信号，运用数字相敏检波算法计算其幅度和相位，为分时导通的刻度信号和目标信号提供相位基准。通过对模拟通道进行实时的刻度，确保测量结果不随电路的温度漂移而发生变化。实验结果表明，该方法能有效地抑制温漂对测量系统的影响。 發(fā)表于：2015/10/11 基于ARM+FPGA的引信信息测试系统设计与实现 引信信息交联信号具有快速性、瞬时性和高频率等特性。通过嵌入式系统和FPGA设计实现了一种引信信息交联信号的测试系统，能同时对多路引信交联信息进行实时检测、信息发送装定和反馈，通过对高频瞬时信号的信息处理，设计专用调制解调与编码解码电路和人机交互应用程序。设计的测试系统经过多次试验，验证了其有效性和准确性。 發(fā)表于：2015/10/9 Xilinx多重处理系统芯片提前出货 赛灵思(Xilinx)宣布提早一季为首位客户出货业界首款16nm多重处理系统晶片(MPSoC)。早期版本的Zynq UltraScale+ MPSoC让赛灵思客户能够开始设计及提供基于MPSoC的系统。 發(fā)表于：2015/10/9 一种新型图像压缩系统的设计 为打破传统的摄像机-采集卡-存储卡为一体的简单采集存储设计模式，实现模拟视频和数字视频双采集及数据压缩、高速传输的新模式，设计了一种以FPGA为控制核心、DSP为图像数据处理中心、IP核的生成与双SDRAM乒乓缓存协同工作为技巧、PCI卡高速传输为手段的图像压缩系统。DSP逻辑编码的改进使图像压缩比得到进一步提高。通过实际测试，图像的压缩比可达26:1；FPGA+DSP+PCI卡的综合使用使处理图像数据的速度提高至少50％，图像转存速率更是达到了38 MB/s。 發(fā)表于：2015/10/8 基于FPGA的运动目标检测系统设计 针对运动目标检测技术在国防军工领域的广泛应用，设计了一种基于FPGA的运动目标检测系统。利用CCD摄像头采集带有运动目标的视频图像，并将采集后视频图像传输给SAA7113H进行解码，再将解码后的数字信号供给FPGA实现帧间差分算法以达到运动目标检测的目的，之后将数据传输给SAA7121H芯片进行编码，并将编码后的视频数据在显示单元中显示。实验测试结果表明，该运动目标检测系统能够实时地检测出运动目标，稳定性高，实时性好。 發(fā)表于：2015/10/7 <…183184185186187188189190191192…>
