頭條 世界首款微处理器MP944被复活 7月27日，嵌入式系统专家亚当·泰勒使用FPGA（现场可编程门阵列）复刻F-14雄猫战斗机的中央大气数据计算机，将其装入3D打印的F-14模型中，成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器，1970年6月随F-14服役，比1971年11月问世的英特尔4004早近一年半，此前因军事保密1998年才解密，是世界首款微处理器，性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片，目前该项目的全部代码和文档已公开在GitHub，供全球开发者查阅。 最新資訊 各显神通 集成电路创新人才汇聚滨海新区 我国拥有着全球最大的集成电路市场，同时也对集成电路设计、应用创新高端人才有着极大的需求。在市场需求拉动及国家相关政策的支持下，我国集成电路产业呈现出稳步发展的态势。 日前，第七届“大学生集成电路设计•应用创新大赛” 京津冀分赛区总决赛在天津泰达双创示范区举行。本次大赛是由由工业和信息化部人才交流中心、北京市教委指导，北京电子学会、IEEE中国、北方芯云科技联合主办的集成电路人才培养领域全国知名赛事。 發表于：2017/8/3 第七届大学生集成电路设计•应用创新大赛京津冀分赛区决赛在天津泰达举行 第七届大学生集成电路设计•应用创新大赛是由由工业和信息部人才交流中心、北京市教委指导，北京电子学会，IEEE中国，北方芯云科技联合主办的集成电路人才培养领域全国知名赛事。大赛自2011年首次举办至今，已经成功召开六届，吸引了国内近百所高校，数千名电子工程专业的学子参赛，现已成为集成电路教育领域的年度盛事。大赛旨在建设教育界与工业界的交流平台，开展人才对接，项目合作，业内论坛等服务活动，合作共赢，推进中国集成电路事业发展。 發表于：2017/8/1 基于FPGA的CMOS相机实时数据处理设计 针对CMOS图像传感器输出的LVDS串行数据在传输过程中因数据无法对齐引起误码率升高，图像分辨率降低问题，提出一种基于现场可编程门阵列FPGA的CMOS相机实时数据处理研究方案。采用VHDL硬件语言，对数据处理进行模块化设计，确保高速数据的正确采样，减少误码产生。经软件仿真及实测表明：该方案设计合理，系统运行稳定可靠，解决了高分辨率图像在高速传输中的数据校正问题，输出的图像轮廓清晰、无斑点。 發表于：2017/8/1 FPGA设计需注意的方方面面 不管你是一名逻辑设计师、硬件工程师或系统工程师，甚或拥有所有这些头衔，只要你在任何一种高速和多协议的复杂系统中使用了FPGA，你就很可能需要努力解决好器件配置、电源管理、IP集成、信号完整性和其他的一些关键设计问题。不过，你不必独自面对这些挑战，因为在当前业内领先的FPGA公司里工作的应用工程师每天都会面对这些问题，而且他们已经提出了一些将令你的设计工作变得更轻松的设计指导原则和解决方案。 發表于：2017/7/20 基于FPGA的交通视频快速去雾系统的设计与实现 针对雾天交通监控视频图像退化问题，提出了一种基于FPGA架构的雾天交通视频图像快速去雾系统。首先将采集到的实时图像数据缓存到SDRAM中，然后在亮度分量基础上估计传播图，最后基于大气散射模型复原清晰图像。该系统利用FPGA并行运算处理能力强、逻辑资源丰富等特性，针对PAL制式640×480彩色图像，处理速度为60帧/s。实验结果表明，该系统在保证输出视频质量的前提下达到了很好的去雾效果。 發表于：2017/7/11 FPGA火力支持 百度强化机器学习布局 中国搜索引擎大厂百度已将人工智能、机器学习视为公司未来发展的主要方向，并对相关领域进行大量投资。为了强化其公有云服务支持人工智能算法的能力，该公司在其全新公有云加速服务器中部署了赛灵思（Xilinx）的FPGA。百度FPGA云端服务器是百度云推出的一项全新服务，其采用高效的赛灵思Kintex FPGA、工具和软件，能满足发展及部署于包含机器学习和数据安全等硬件加速的数据中心应用需求。 發表于：2017/7/11 基于FPGA的GPS基带产生与控制模块设计 全球定位系统（GPS）基带信号可以用于导航定位设备的研发、性能测试以及生成式欺骗干扰信号的产生。针对一种基于现场可编程门阵列（FPGA）的GPS基带信号产生与控制模块进行研究，主要通过硬件电路设计和软件代码编写，利用FPGA生成C/A码、P码，利用直接数字式频率合成器（DDS）产生L1、L2载波等功能，实现了多路可控增益GPS信号同时输出。测试结果表明，本设计输出增益可调、输出频点可控，可以为射频模块提供多路基带信号及控制信号。 發表于：2017/7/10 基于FPGA的高速串行数据收发接口设计 针对传统ADC/DAC应用中采样数据并行传输存在线间串扰大、同步难等问题，设计了一种基于高速串行协议——JESD204B的数据收发接口。以Xilinx公司V7系列FPGA为核心控制单元设计电路，在单通道传输速率为6 Gb/s的条件下完成数据收发测试，验证了传输过程中数据的同步性、准确性及整体方案的可行性。设计结果表明，这种串行传输方式不仅解决了并行传输所带来的诸多问题，还降低了制板设计时PCB布线的复杂程度、减少了板层数量、节约了成本。 發表于：2017/7/6 基于FPGA的极化码译码研究及实现 在二进制离散无记忆信道中极化码可以达到其信道极限容量，并且实现的复杂度较低，这在通信领域无疑是一个重大突破，因此在FPGA中实现极化码的译码有着非常重要的研究意义。首先介绍了SC（Successive Cancellation）译码算法，并将该算法的蝶形结构改进为线形结构从而提高了译码效率；接着对译码算法做了包括最小和译码、定点量化和资源共享的改进，以便于在硬件中更容易实现；最后在FPGA中实现了极化码的译码并给出了测试波形以及对不同编码块长度的综合资源进行了对比。实验结果表明，译码的最高频率可达145 MHz，吞吐率可达36.4 Mbps。 發表于：2017/7/4 星载高速大容量存储器文件化坏块管理设计 为保证星载高速大容量存储器高速稳定的存储速率，需对NAND Flash存储芯片中因单粒子翻转或超过擦除极限而在写入时出现的坏块进行管理。文件化坏块管理采用链表的方式将坏块、分流水级未使用块和分有效载荷数据存储块分别链接成不同的文件，并采用四级流水乒乓缓冲机制快速替换写入失败块。运行于型号任务中的文件化坏块管理，解决了因数据写入出现坏块时的存储速率抖动问题，实现了四倍于单流水级的写入速率对多有效载荷数据分文件进行稳定存储，从而保证了载荷数据的正确性和完整性。 發表于：2017/6/29 <…150151152153154155156157158159…>
