利用SmartCompile 和赛灵思的设计工具进行设计保存
采用如分区、自动命名和拓朴匹配等设计保存技术，有可能把解决问题的时间缩短几个月。
2008-07-31
作者：Eric Shiflet, Ka
?
在FPGA環境下，設計保存實施比較復雜，需要保存的事項包括：一項設計的HDL描述、一個模塊的綜合網表、約束文件內的布局信息，以及在局部比特文件中的配置數據。賽靈思" title="賽靈思">賽靈思集成軟件環境(ISE) 9.1i 軟件以新的SmartCompile 技術為特色，其中包含兩種新的方法:SmartGuide和Partitions，這兩種方法可以保存像布局或布線這樣的設計執行數據，并且可以減少解決問題所花費的時間。?
?
利用SmartCompile 和賽靈思的設計工具" title="設計工具">設計工具進行設計保存.pdf
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。