中文引用格式： 韋凱，洪澤. 針對VLIW DSP編譯器弊端及異常處理方案[J]. 電子技術應用，2026，52(1)：92-95.
英文引用格式： Wei Kai，Hong Ze. Aiming at VLIW DSP compiler defect and exception handling method[J]. Application of Electronic Technique，2026，52(1)：92-95.
引言
隨著高性能處理器的飛速發展，在處理器內核并行等方面也出現了VLIW（超長指令字）和超標量等多種架構[1]，其中編譯器如何高效發揮處理器性能也成了重重之重。其中高性能DSP通常采用VLIW構架開發[2-4]。目前許多公司和機構開始研發新型高性能DSP，如TI公司的C6678 DSP、Tensilica公司的ConnX545CK8-MAC處理器、CEVA的SensPro專用處理器[5-7]等。VLIW構架利用編譯器可以將多條互相獨立的指令進行打包（Pack）達到指令級別并行（ILP），而超標量架構需要增加亂序設計等硬件復雜度來保證指令的并行性。因此VLIW構架的處理器對編譯器的性能要求更高。
VLIW架構硬件設計簡單，但是編譯器的工作量大大增加。編譯器需要實現靜態調度、流水優化去找到N條互相獨立的指令組成指令包，進而實現應用程序并行化優化[8]。程序并行優化主要有循環展開、軟件流水等手段。而循環展開因子過小會導致部分硬件資源被閑置無法效率最大化，循環展開因子過大又可能會導致資源沖突等問題[9]。
針對VLIW程序并行優化問題，目前很多人提出了很多方法，例如：賀春林等人[10]提出的正確性粗細粒度差異化分析技術，可快速準確定位出測試用例的關鍵優化選項；池昊宇等人[11]提出的基于機器學習的編譯優化方法，提升程序性能；趙宵磊等人[12]實現的面向飛騰邁創數字處理器代碼自動生成框架，可提高代碼并行度。這些方法雖然有效，但依然不能完全保證編譯器編出的正確性。
本文將以TMS320C6000系列DSP為例進行分析，針對VLIW編譯器的弊端提出一種結合內核異常處理方案，在提升代碼優化的同時保證運行的正確性。其中TMS320C6000系列DSP采用VLIW構架進行設計，具有8個并行操作的功能單元（L1、S1、D1、M1、L2、S2、D2、M2），最高可以完成單周期八指令并行運算。
本文詳細內容請下載：
http://m.tom3567.com/resource/share/2000006919
作者信息：
韋凱，洪澤
（中國電子科技集團公司第五十八研究所，江蘇 無錫 214035）
