6月16日消息，據(jù)Tom’s hardware報道，韓國領(lǐng)先的國家研究機構(gòu) KAIST 近日發(fā)布了一份 371 頁的論文，詳細介紹了從目前到2038年間，高帶寬內(nèi)存 （HBM） 技術(shù)的演變，展示了HBM在帶寬、容量、I/O寬度和散熱方面的增加。路線圖涵蓋從HBM4到 HBM8的階段，在封裝、3D 堆疊、具有嵌入式 NAND 存儲的以內(nèi)存為中心的架構(gòu)，甚至還包括基于機器學習的方法來控制功耗方面的研究。
需要指出的是，該文件是關(guān)于 HBM 技術(shù)在當前行業(yè)和研究方向下的假設演變，并不是商業(yè)公司的實際路線圖。
當前頭部內(nèi)存大廠研發(fā)的HBM4 的每個堆棧的 HBM 容量將從288GB增加到348GB，而演進到 HBM8 將有望從上代的5120 GB增加到6144GB。此外，功率要求將隨性能而變化，從 HBM4 的每堆棧 75W 上升到 HBM8 的180W。
從 2026 年到 2038 年，HBM的帶寬預計將從 2 TB/s 增長到 64 TB/s，而數(shù)據(jù)傳輸速率將從 8 GT/s 提高到 32 GT/s。每個 HBM 封裝的 I/O 位寬也將從當今 HBM3E 的 1,024 bit 增加到 HBM4 的 2,048 bit，然后一直增加到 HBM8 的 16,384 bit。
HBM4的標準已經(jīng)確定，而HBM4E將增加基底芯片的可定制性，使 HBM4E 更適合特定應用（AI、HPC、網(wǎng)絡等）。預計這些功能將保留在 HBM5 中，同時HBM5 還將部署堆疊式去耦電容器和 3D 緩存。
新的HBM標準帶來了性能的提高，因此預計將于 2029 年推出的 HBM5 將保留 HBM4 的數(shù)據(jù)速率，但預計 I/O 數(shù)量將翻倍至 4,096 個，從而將帶寬提高到 4 TB/s，每個堆棧的容量提高到 80 GB。每個堆棧的功率預計將增長到 100 W，這將需要更先進的散熱方法。
有趣的是，KAIST 預計 HBM5 將繼續(xù)使用微凸塊技術(shù) （MR-MUF），盡管據(jù)報道該行業(yè)已經(jīng)在考慮與 HBM4 直接鍵合。此外，HBM5 還將在基礎芯片上集成 L3 緩存、LPDDR 和 CXL 接口，以及熱監(jiān)控。KAIST 還預計 AI 工具將在 HBM5 一代開始在優(yōu)化物理布局和減少抖動方面發(fā)揮作用。
預計HBM6 將會在 2032 年推出，傳輸速度將提高到 16 GT/s，每堆棧帶寬提高到 8 TB/s。每個堆棧的容量預計將達到 120 GB，功率將攀升至 120W。KAIST 的研究人員認為，HBM6 將采用無凸起的直接鍵合，以及結(jié)合硅和玻璃的混合中介層。架構(gòu)變化包括多塔內(nèi)存堆棧、內(nèi)部網(wǎng)絡交換和廣泛的硅通孔 （TSV） 分發(fā)。AI 設計工具的范圍擴大了，結(jié)合了用于信號和功耗建模的生成方法。
接下來的HBM7 和 HBM8 將進一步發(fā)展，HBM8 將達到 32 GT/s，每個堆棧達到 64 TB/s，容量預計將擴展到 240 GB。封裝預計將采用全 3D 堆疊和帶有嵌入式流體通道的雙面中介層。
雖然 HBM7 和 HBM8 仍將正式屬于高帶寬內(nèi)存解決方案系列，但它們的架構(gòu)預計將與我們今天所知道的 HBM 截然不同。
雖然 HBM5 將為 LPDDR 內(nèi)存增加 L3 緩存和接口，但預計這些代產(chǎn)品將采用 NAND 接口，從而能夠以最少的 CPU、GPU 或 ASIC 參與將數(shù)據(jù)從存儲移動到 HBM。這將以功耗為代價，預計每個堆棧的功耗為 180W。據(jù) KAIST 稱，AI 代理將管理熱、功率和信號路徑的實時協(xié)同優(yōu)化。
