文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.212423
中文引用格式： 陶青平，尚國慶，朱清. ZYNQ在SoC IP驗證方案的設計與實現[J].電子技術應用，2022，48(10)：83-86.
英文引用格式： Tao Qingping，Shang Guoqing，Zhu Qing. Design and implementation for SoC IP unit test based on ZYNQ[J]. Application of Electronic Technique，2022，48(10)：83-86.
0 引言
SoC是一種集成化芯片，相比于傳統的芯片，SoC芯片有著很多的優勢，它擁有可靠性高、體積小、功耗低、集成度高等特點[1]。現在很多智能設備中都有它的身影，如手機處理器芯片華為的麒麟9000、高通的驍龍888等，甚至一些定制化特殊需求的芯片也都采用SoC技術。SoC的硬件通常基于IP模式設計[2]，所以SoC的流行同時也催生了各種各樣的IP設計，尤其帶有標準總線協議的IP，可方便地嵌入到SoC芯片中。在SoC設計中，片上總線的概念[3]相當重要，目前比較常見的幾種總線有：AXI總線[4-5]，目前應用最廣泛的、高性能的片上總線；AHB總線，目前應用最為廣泛的高性能低功耗總線，ARM的Cortex-M系列大多采用這種總線；APB總線，主要應用于低帶寬周邊外設之間，如UART、SPI等。
眾所周知，既然SoC的設計離不開IP的支持，在這些IP在未集成到SoC之前，需要對其進行驗證仿真。尤其那些帶有總線接口的IP，驗證者除了要了解這個IP的功能，還必須對各種總線協議比較熟悉，這無疑增加了驗證的困難。傳統的方案是MCU+FPGA實現方案，或者類似FPGA原型驗證的架構[6]。不僅要求在設計硬件上有很高的要求，如MCU與FPGA之間的通信，尤其是并行通信方式[7]，而且有可能會要求驗證者將一些總線協議進行轉換，如XINTF轉成APB總線協議、EMIF接口轉成APB總線協議等，這就對驗證者的技術提出了更高的要求。原型驗證架構方式還需要搭載一個核的實現，不夠便捷。通過上述分析，發現一般傳統的方案對硬件和軟件的設計能力要求都比較高，而且任何一方有問題的話，調試起來也比較費時費力，甚至有可能導致硬件重做，耽誤項目進度。
本文詳細內容請下載：http://m.tom3567.com/resource/share/2000004964。
作者信息：
陶青平，尚國慶，朱 清
(中國電子科技集團公司第五十八研究所，江蘇 無錫214035)
