德國慕尼黑，2022 年 8 月31日 – 處理器設計自動化和可定制RISC-V處理器知識產權（IP）的領導者Codasip日前宣布，將通過 Intelò Pathfinder for RISC-V*計劃專業版提供其 32 位IP核 L31。通過加入該計劃，Codasip 正在通過使用英特爾的FPGA 使其屢獲殊榮的嵌入式 RISC-V 技術更易于用于原型設計、量產設計或研究目的。

在SoC的設計過程中，利用FPGA進行架構探索和了解 IP 的不同配置和組合大有裨益，特別是在 SoC 開發周期的早期階段。英特爾此前剛剛宣布了其Pathfinder for RISC-V計劃，提供了一個利用其FPGA板卡對接RISC-V處理器和外設 IP 的通用環境。

“FPGA 是電子行業中進行原型設計和實現量產的重要組成部分，”Codasip 首席營銷官 Rupert Baines 表示?！拔覀儦g迎英特爾對該計劃的投資，該公司對 RISC-V 的明確承諾將使整個 RISC-V 生態系統受益。我們很榮幸成為這項倡議的一部分，從而助力我們的客戶在開發他們的RISC-V SoC時可以利用英特爾?的FPGA?！?/p>

英特爾 RISC-V投資基金總經理 Vijay Krishnan 說道：“RISC-V 的快速發展為構建產品和解決方案開辟了新途徑。我們正在努力圍繞一個共同的愿景去激勵RISC-V生態系統，以加速其部署進程。為了實現這一目標，我們很高興看到 Codasip 通過Intel Pathfinder for RISC-V賦能其處理器 IP?！?/p>

同理，最好在設計周期的早期階段就開始開發軟件。該計劃包括一個統一的集成開發環境（IDE） 和軟件協議棧，該軟件協議棧包括軟件工具鏈和常用操作系統，從而為嵌入式軟件開發人員提供必需支持。

在合作項目中，英特爾 FPGA 板卡和英特爾軟件協議?？梢耘cCodasip L31 RISC-V IP核的位圖文件結合使用。這有利于物聯網（IoT）和邊緣 AI 等應用程序的開發人員。

Codasip L31 是一款 32 位嵌入式 RISC-V處理器核，該IP核支持 RV32IMCB 指令集。該內核擁有3 級流水線和一系列配置選項，包括高速緩存和緊密耦合的存儲器。