一款单线传输LED恒流驱动芯片的设计
2020年电子技术应用第8期
吕思葓，冯全源
西南交通大学 微电子研究所，四川 成都611756
摘要： 设计了一款三通道单线传输LED恒流驱动芯片，芯片具有三路PWM驱动端口，实现256级灰度输出。芯片内部集成的关键电路包括三部分，即数据提取电路、数据处理电路、下级数据重建电路。在级联工作时，首颗芯片对多组输入数据流进行数据提取与处理，将第一组数据截取，经处理后送至驱动端口，同时将其余数据正确地传递到下一颗芯片。经仿真，芯片在传输速率为800 kb/s时，传输特性稳定。
中圖分類號： TN432
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.200043
中文引用格式： 呂思葓，馮全源. 一款單線傳輸LED恒流驅(qū)動芯片的設計[J].電子技術(shù)應用，2020，46(8)：83-87.
英文引用格式： Lv Sihong，F(xiàn)eng Quanyuan. Design of a single-line transmission LED constant current driver chip[J]. Application of Electronic Technique，2020，46(8)：83-87.
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.200043
中文引用格式： 呂思葓，馮全源. 一款單線傳輸LED恒流驅(qū)動芯片的設計[J].電子技術(shù)應用，2020，46(8)：83-87.
英文引用格式： Lv Sihong，F(xiàn)eng Quanyuan. Design of a single-line transmission LED constant current driver chip[J]. Application of Electronic Technique，2020，46(8)：83-87.
Design of a single-line transmission LED constant current driver chip
Lv Sihong，Feng Quanyuan
Institute of Microelectronics，Southwest Jiaotong University，Chengdu 611756，China
Abstract： A three-channel single-line transmission LED constant current driver chip is designed. The chip has three PWM driver ports to achieve 256-level grayscale output. The key circuit integrated in the chip includes three parts, a data extraction circuit, a data processing circuit, and a lower-level data reconstruction circuit. During cascade work, the first chip performs data extraction and processing on multiple sets of input data streams, retains the first set of data, sends it to the driver port after processing, and simultaneously transfers the remaining data to the next chip correctly. After simulation , the chip has stable transmission characteristics at a transmission rate of 800 kb/s.
Key words : LED drive；single-line transmission；chip cascade
0 引言
LED即發(fā)光二極管，是一種能夠?qū)㈦娭苯愚D(zhuǎn)化為光的固態(tài)半導體器件。由于LED耗電少、壽命長、反應快、體積小、色彩豐富、耐振動、可動態(tài)控制等特點，成為繼白熾燈、熒光燈、高強度氣體放電燈(HID)之后又一革命性的新型光源[1]。基于此，研究設計性能穩(wěn)定的LED驅(qū)動電路將支撐與促進新型光源的發(fā)展。
為了降低芯片的面積，減少信道資源的損耗，簡化LED應用系統(tǒng)的復雜程度，許多芯片通常采用單線傳輸數(shù)據(jù)信號，同時從數(shù)據(jù)信號中提取所需的時鐘信息[2]。好的時鐘信號提取技術(shù)是驅(qū)動芯片穩(wěn)定工作的前提，其保證了整顆芯片有條不紊地工作。輸入信號的時鐘提取技術(shù)有多種，設計采用了數(shù)字時鐘提取技術(shù)，其具有電路結(jié)構(gòu)簡單、輸出時鐘穩(wěn)定、適用于高頻時鐘提取等優(yōu)點。
在具體工程應用中，級聯(lián)傳輸LED驅(qū)動芯片由于其傳輸特性h(t)不夠理想，使得其波形有很長的“拖尾”現(xiàn)象，對相鄰碼元造成串擾現(xiàn)象，這將極大限制芯片級聯(lián)的個數(shù)[3]。針對該問題，設計信號重建電路時在相鄰碼間增加一個120 ns的低電平，其有效地保證了信號的正確傳輸。
本文詳細內(nèi)容請下載:http://m.tom3567.com/resource/share/2000002955
作者信息:
呂思葓，馮全源
(西南交通大學 微電子研究所，四川 成都611756)
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。