《電子技術應用》
您所在的位置:首頁 > 可编程逻辑 > 业界动态 > Xilinx将业界最大容量器件翻番达到440万逻辑单元 密度优势领先整整一代

Xilinx将业界最大容量器件翻番达到440万逻辑单元 密度优势领先整整一代

2013-12-12

Virtex UltraScale技術將器件密度領先優(yōu)勢從28nm2倍提升到20nm4倍,采用先進的3D IC技術為客戶提供了超越工藝節(jié)點的價值優(yōu)勢

20131210日,中國北京訊- All Programmable FPGA、SoC和3D IC的全球領先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )今天發(fā)布擁有440萬個邏輯單元的創(chuàng)紀錄產(chǎn)品,其密度是業(yè)界最高密度產(chǎn)品Virtex®-7 2000T的兩倍以上,該器件使其成功在高端器件市場連續(xù)兩代保持領先優(yōu)勢,并為客戶提供了超越工藝節(jié)點的價值優(yōu)勢。作為賽靈思今天推出的All Programmable UltraScale™系列的最高端器件,Virtex® UltraScale VU440 3D IC將賽靈思的領先優(yōu)勢從28nm的2倍提升到20nm的4倍,其容量超出任何其他可編程器件。VU440采用先進的3D IC技術,在20nm工藝節(jié)點上的容量已經(jīng)超出了此前公開發(fā)布的所有競爭性14/16nm工藝計劃。

    Virtex UltraScale VU440為新一代生產(chǎn)和原型設計應用提供了5000萬個ASIC等效門,樹立了全新的行業(yè)標桿。20nm Virtex UltraScale器件還為400G MuxSAR、400G轉(zhuǎn)發(fā)器和400G MAC-to Interlaken 橋接器應用的單芯片實現(xiàn)方案提供了最高系統(tǒng)性能和帶寬。

   新思科技公司(Synopsys)IP和系統(tǒng)市場營銷副總裁John Koeter指出:“新思科技全面集成的軟/硬件HAPS® FPGA原型設計系統(tǒng)已經(jīng)采用了賽靈思6代器件。我們期待賽靈思Virtex UltraScale VU440功能與HAPS獨特的系統(tǒng)功能相結(jié)合,將提升整體系統(tǒng)性能和容量,進而為早期軟件開發(fā)、軟/硬件集成以及SoC系統(tǒng)驗證等提供更高的生產(chǎn)力。”

    Virtex UltraScale系列新增了可重編程功能,為客戶帶來了全新高度的性能、系統(tǒng)集成度和帶寬,而且ASIC級的架構(gòu)讓Virtex UltraScale VU440的可擴展性成為可能,支持新一代布線方案,提供類似于ASIC的時鐘和電源管理功能,消除互聯(lián)瓶頸并能確保關鍵路徑的最佳化,從而能實現(xiàn)高達90%的利用率。除了關鍵架構(gòu)模塊(如更寬的乘法器、高速存儲器級聯(lián)、33G功能收發(fā)器、新增業(yè)界領先的集成式100Gbps以太網(wǎng)MAC和150Gb/s Interlaken IP核)的重大進步之外,上述器件還能利用全線速率下的智能處理功能實現(xiàn)數(shù)百Gb/s級系統(tǒng)性能。

    ARM公司硬件加速技術總監(jiān)Spencer Saunders指出:“ARM 已經(jīng)用了以前好幾代Virtex FPGA為我們的IP進行驗證。UltraScale架構(gòu)創(chuàng)新與Vivado相結(jié)合,可實現(xiàn)比以往更高的利用率和性能。Virtex UltraScale提供了巨大邏輯門容量、出色的串行帶寬以及優(yōu)異的輸入輸出引腳,是我們快速開發(fā)新一代IP產(chǎn)品的理想選擇。”

    第二代堆疊硅片互聯(lián)(SSI)技術對Virtex UltraScale VU440實現(xiàn)業(yè)界最高帶寬和容量起著重要作用。第二代SSI技術建立在臺積公司(TSMC) CoWoS制造技術之上,將芯片間帶寬提高了5倍,在整個切片邊界采用統(tǒng)一時鐘架構(gòu),能為設計人員提供虛擬單芯片的設計體驗。利用其SSI技術,賽靈思能夠提供比其他競爭產(chǎn)品大2到4倍的業(yè)界最大容量器件,并持續(xù)超越摩爾定律的發(fā)展速度。賽靈思于2011年在其Virtex-7 2000T器件中首次采用SSI技術,該產(chǎn)品也是當時全球容量最大的器件,共采用68億個晶體管,為客戶提供了前所未有的200萬個邏輯單元(即2000萬個ASIC等效門)。

    賽靈思的UltraScale器件采用業(yè)界獨一無二的ASIC級可編程架構(gòu),具有ASIC級的優(yōu)勢,能從20nm平面擴展到16nm FinFET技術,以及從單芯片擴展到3D IC。通過結(jié)合采用臺積公司的尖端技術、協(xié)同優(yōu)化的Vivado® ASIC增強型設計套件以及近期推出的UltraFast™設計方法,賽靈思可實現(xiàn)的系統(tǒng)級性能和集成度是同類競爭產(chǎn)品的1.5倍乃至2倍,達到超越競爭市場一到兩年的領先一代優(yōu)勢。

供貨情況

賽靈思UltraScale器件得到Vivado Design Suite 2013.4版本的支持,詳細的產(chǎn)品技術文檔,敬請參閱china.xilinx.com/virtex-ultrascale。如需了解有關UltraScale架構(gòu)的更多信息,敬請訪問以下網(wǎng)址:china.xilinx.com/ultrascale。Virtex UltraScale器件預計將于2014年上半年正式供貨。

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權者。如涉及作品內(nèi)容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。
主站蜘蛛池模板: 国产毛片久久久久久国产毛片| 久久天天躁狠狠躁夜夜躁2014| 国产激情综合五月久久| 国产超碰91| 国产高清自拍99| 日韩久久一级片| 久久精品亚洲一区| 日韩av一级大片| 亚洲爆乳无码专区| 精品国产免费av| 欧美 国产 综合| 亚洲精品国产精品国自产观看| 国产精品av电影| 激情小说综合区| 久久久久久久久91| 亚洲一区二区在线免费观看| 国产成人精品午夜| 国产精品毛片一区视频| 久久精品人人做人人爽| 久青草国产97香蕉在线视频| 国产乱子伦精品| 日韩一区视频在线| 国产在线观看91精品一区| 91国产一区在线| 99久久久久国产精品免费| 99国产在线| 亚洲午夜精品久久久久久人妖| 91精品免费看| 国产精品美女久久| 国产福利精品视频| av中文字幕av| 午夜精品久久久久久久久久久久久 | 日韩欧美视频第二区| 91久久久久久久| 狠狠色综合网站久久久久久久| 精品国产一区二区三区在线观看 | 国产精品免费视频xxxx| 日韩有码免费视频| 欧美精品中文字幕一区二区| 欧美日韩亚洲国产成人| 欧美乱大交xxxxx潮喷l头像|