橫跨多重電子應用領域、全球領先的半導體供應商意法半導體（STMicroelectronics，簡稱ST；紐約證券交易所代碼：STM）與法國最著名的科研機構CEA-Leti宣布來自意法半導體與CEA-Leti的研究員團隊榮獲2012年Général Ferrié大獎。

    被認為法國電子研發領域最高榮譽的Général Ferrié大獎每年授予為電子技術發展及應用做出突出貢獻的工程師或科學研發團隊。

    此次獲獎團隊成員為來自Leti的Claire Fenouillet-Béranger和Olivier Faynot與來自意法半導體的Stéphane Monfray和Frédéric Bœuf，他們在FD-SOI（全耗盡絕緣體上硅）技術上取得重大突破而獲此殊榮。FD-SOI技術可進一步縮小集成電路的尺寸。

    自上個世紀60年代初，半導體工業一直按照摩爾定律提高芯片的計算性能。根據摩爾定律，集成電路的晶體管數量每兩年提高一倍。

    然而，今天半導體工業發展面臨一個重大限制：一旦晶體管尺寸縮小至100納米以下，晶體管的電氣特性將越來越難以控制。意法半導體的先進多模塊團隊和Leti團隊于本世紀初開始著手研發，經過多年努力，終于使量化新方法提高傳統晶體管性能的程度成為了可能。

    隨著時間的推移，研究人員提出了使用絕緣體上的超薄硅襯底上制造晶體管替代在無絕緣體的更厚的硅層上制造晶體管的概念，最終開發出全耗盡絕緣體上硅（FD-SOI）技術。這項平面技術采用傳統技術已采納的制程，而諸如FinFET等基于3D晶體管的方法需要徹底改變設計方法和制程。

    事實上，這四位研究人員能夠驗證FD-SOI技術選擇的正確性，同時也可使該技術產業化。他們發現這項技術有三大優勢：

·         制程非常接近現有標準技術（單晶硅襯底所用的“體效應”制造技術）

·         從體效應技術向FD-SOI技術移植電路設計較向FinFET技術容易很多，因為FD-SOI技術仍使用平面形狀的晶體管

·         這項技術對移動應用非常有吸引力，如智能手機和平板電腦，這些應用要求高性能與低功耗

    Leti首席執行官Laurent Malier表示：“這項大獎認可了Leti在SOI領域20余年的研發努力。成功將這項技術開發至產業化水平，成為移動設備元器件備選制造工藝，實現出色的處理速度和功耗，這讓我們感到非常驕傲”。

    意法半導體先進器件總監、IEEE研究員Thomas Skotnicki表示：“Claire、Frédéric、Olivier和Stéphane作為先進器件研發團隊的核心成員，以堅強的毅力和品質驗證不同的薄膜晶體管概念，克服了阻擋新技術產業化的所有障礙。”

    意法半導體執行副總裁兼前工序制造及工藝研發主管Joël Hartmann補充說：“在一個國際市場競爭激烈且企業競相縮小元器件尺寸的工業環境中，看到CEA與意法半導體的長期合作取得成果讓我感到特別驕傲。”

    于12月3日舉行的頒獎典禮由SEE（法國電力、電子、信息技術與通信協會）主席Paul Friedel和法國科技協會顧問兼獎勵殊榮委員會主席Erich Spitz主持。

    本項大獎是為紀念法國工程師、將軍和無線電廣播技術先驅Gustave-Auguste Ferrié（1868-1932）而設立，他是1904年在埃菲爾斜塔上安裝無線電發射臺的負責人。1917年，他的設備成功截獲了間諜Mata Hari發送的情報，幫助法國政府終結了她的間諜活動。