文獻標識碼： A
文章編號： 0258-7998(2012)10-0006-03
小波算法由于具有良好的時、頻域局部化特性和良好的突變信號檢測能力而被廣泛地應用到電能質量問題的檢測中。為了滿足實時性的要求，借助DSP Builder進行小波算法的構建，通過仿真驗證其準確性和可行性，并將對應模塊以流水線方式在FPGA上實現，最終完成利用小波算法檢測暫態電能質量的目的[1-3]。
1 方案論證與設計
利用小波變換的模極大值在多尺度上的綜合表現來表征信號的突變點和暫態特征，即通過小尺度小波變換的模極大值點的位置來檢測信號的奇異點。由于暫態電能質量擾動信號在起止時刻的電壓波形中會出現一個細小的突變，通過小波變換可將這細小突變放大顯示出來，即可檢測出所對應的暫態電能質量擾動信號的起止時刻，兩次突變的時間間隔即為擾動的持續時間[4-5]。這樣就可實現對暫態電能質量擾動信號突變點的定位。暫態電能質量信號檢測定位流程圖如圖1所示。
2 算法在DSP Builder中的實現
2.1 DB5小波濾波器實現
根據Mallat算法的濾波器實現原理進行系統級建模、仿真。Daubechies小波中濾波器長度系數為5的DB5小波對突變信號比較靈敏且階數比較低。經過大量實驗的驗證，第一層和第二層小波分解的高頻系數具有明顯的模極大值，同時兩層分解對于FPGA的資源占用率也比較低。為了方便系統模型的建立和數據的運算，要把高通、低通濾波器系數進行量化，根據設計文中選取9位二進制數來表示量化系數，量化后系數為：
Lo_D=[1,-3,-2,20,-8,-62,35,185,155,41](1)
Hi_D=[-41,155,-185,35,62,-8,-20,-2,3,1](2)
根據上面得到的量化后的低、高通濾波器系數，通過延遲、增益單元及并行加法器構建低通分解濾波器和高通分解濾波器，增益單元的系數分別對應高通、低通濾波器系數，圖2給出了低通濾波器的構架圖。
將低通、高通分解濾波器轉換成子模塊，構成DB5小波檢測暫態擾動的系統，仿真框圖如圖3所示。其中Subsystem為帶擾動的信號源，Lo_D1、Hi_D1為第一層低通、高通分解濾波器，Lo_D2、Hi_D2為第二層低通、高通分解濾波器。
2.2 仿真結果
在DSP Builder模擬電網中帶有暫態擾動的電能質量信號源，用搭建的暫態擾動檢測系統對其進行突變點的檢測，驗證用濾波器方法實現的暫態擾動信號檢測系統的正確性和準確性。
2.2.1 暫態電壓擾動信號檢測的仿真
暫態電壓擾動包括電壓暫升、暫降、中斷三種信號。這里以暫升信號為例，圖4給出了一個8周期的電壓信號。其中第一個波形信號在0.075 s~0.125 s存在暫升擾動。在暫升信號分解小波系數中有兩個突變點，其余位置的小波系數近似為零。由此可以判斷出暫升擾動信號的起止時間，從而驗證該方法檢測的可行性和有效性。
2.2.2 脈沖擾動信號檢測仿真
圖5中第一個波形是一個在0.080 s~0.081 s時間段內存在脈沖信號的8周期的電壓信號。其中后兩個波形分別表示第一層和第二層的小波系數，由此可以得到脈沖擾動信號起止時間。
2.2.3 振蕩信號檢測仿真
圖6中第一個波形是一個在0.080 s~0.085 s時間段內存在振蕩信號的8周期的電壓信號。根據本文理論可以得到振蕩信號的發生的時間和結束的時間。
3 小波算法在FPGA中的仿真及實現
3.1 系統架構
由于FPGA具有高集成性、高速度等特點，其延遲一般都是ns級。基于FPGA的設計能顯著地提高小波實時性。基于Mallat算法以及上述思路, 提出小波算法的FPGA系統架構，如圖7所示。
圖8各子圖中均有多個信號顯示，從上往下依次是復位信號、地址信號、一層小波分解細節信號、二層小波分解細節信號、一層小波分解近似信號和二層小波分解近視信號。各類的擾動信號都能被清晰地檢測出來，且二層分解后細節信號具有明顯的模極大值點，檢測效果更明顯。這說明本文所提算法在FPGA中的實現是準確可行的，完全能夠達到預期目標。
3.3 各類擾動信號的檢測結果分析
通過對各類擾動信號的檢測結果進行比對分析，驗證了系統設計的有效性與精確度。表1為各類擾動信號起始時間的原始值和測量值的對比結果，表2為各信號持續時間比對結果。其中由于信號源采樣8個周期共2 048個采樣點，分別與ROM中相應地址位對應。所以根據小波分解后的信號所對應的ROM地址，可以判斷信號畸變點出現的時間以及持續時間，得出絕對誤差。從表中可以看到，兩層小波分解后的檢測誤差很小，能夠相對精確地定位畸變點出現時間，滿足系統設計要求，在工程中也有著極高的應用價值。
通過DSP Builder設計小波變換算法來檢測暫態電能質量并將DB5小波算法在FPGA中實現，是一種提高實時性的有效方法。從各類仿真結果可以看出，利用此方法對電網擾動信號進行分析，可以有效地檢測出擾動信號的起止時間。檢測結果的誤差在系統允許的范圍內，達到了檢測擾動的目的。相對于傳統小波實現方法，此方法基于FPGA硬件實現，提高了數據處理實時性。本設計以小波算法的硬件實現為基礎，為電能質量暫態擾動檢測的研究提供了一種全新的設計理念，具有一定的理論與現實意義。
參考文獻
[1] 王玲，康健，鄒宏亮.實時電能質量監測系統的構建及應用[J].電力系統保護與控制，2011，39(2)：13-16.
[2] 程揚軍.暫態電能質量擾動檢測方法研究[D].長沙：湖南大學，2009.
[3] 儲珺，馬建偉.基于小波變換的電能質量擾動信號的檢測[J].電力系統保護與控制，2009，37(5)：34-36.
[4] 李杰，王愛民，董利科.基于DSP Builder的電壓閃變測量的數字化設計[J].電力系統保護與控制，2010，38(19)：190-194.
[5] Zhao Fengzhan，Yang Rengang.Power-quality disturbance ecognition using S-transform[J].IEEE Trans. on Power Delivery，2007，22(2)：944-950.