Xilinx® FPGAs是處理無線基站設計的理想平臺，可以滿足不斷提高的技術和商業要求。 其具有固有的可擴展性和可重構性，可以降低在動態的市場中需要進行昂貴的重新設計的風險。它提供的大規模并行處理能力可以簡化通道卡設計、降低系統的成本 和功率浪費，并縮小系統的體積。
加速3GPP-LTE開發
Xilinx LT E基帶目標設計以領先市場的Xilinx Virtex®和Spartan® FPGA系列為基礎，將豐富的通用和特定 LTE 無線接口 IP、綜合的設計環境和經過預驗證的定向參考設計結合到了一起。 通過提供預置的經過高度優化的 3GPP-LTE layer-1 組件，LTE基帶平臺使開發人員能夠把精力集中到產品差異上，而不是如何去實現復雜的物理層功能。
LTE基帶目標設計平臺
經過成本和功率優化的基帶
無論目標基站的配置如何，開發人員都可以使用方便的圖形用戶接口，方便地配置 LTE 基帶目標設計平臺LogiCORE™ IP的組件，優化成本和功率。 例如，LTE Turbo Decoder可以由1、2、4或8個并行解碼裝置生成，這樣可以實現從微蜂窩到最復雜的宏蜂窩的所有外形的資源優化。 開發人員可以把Xilinx的生產質量的 LTE 基站功能集成到現有的設計中，或者定制Xilinx LTE定向參考設計來利用它們本身的增值技術。
LTE基帶目標設計平臺的組件
LTE基帶目標設計平臺的關鍵特點
• 作為嵌入式開發套件（EDK）項目交付系統級參考設計
• 輕松的修改和增加客戶 IP
• 經過高度優化的 LTE 基帶目標設計平臺 LogiCORE IP 組件
• 組件 LogiCORE IP 可以獲得位準確度性能 C 模型的支持，從而加速了系統級仿真。
基帶處理生態系統
基帶處理子系統的設計不能與其周圍環境割裂開來。基于這種考慮，Xilinx和Wintegra有限公司已經開始合作優化Layer-1和更高層之間的交互，這對滿足 3GPP-LTE 苛刻的端到端系統的潛在目標至關重要。
基于報文的應用程序編程接口（API）支持3GPP-LTE規范定義的設施和過程，同時使開發人員無需再去了解底層 IP 接口任務的細節。與 LTE 基帶目標設計平臺的其它部分相同，API支持各種基站外形、帶寬和幀結構。API 起初是在Xilinx Microblaze™軟處理器上實現的，它對于任何處理元件都是可移動的，并且設計成可以適應各種公共連接功能選配件。
Xilinx還與許多系統集成商網絡合作，致力于加速作為LTE基帶目標設計平臺的組成部分的交鑰匙產品和服務的交付速度。除了平臺專業技術，這些 公司還提供了增值IP，以及豐富的無線系統集成和驗證經驗。所有的Xilinx基帶處理元件都設計用于生產系統，并使用Agilent Technologies的LTE測試設備進行了系統級測試。
完整的LTE基站設計
LTE基帶目標設計平臺與Xilinx多模式無線目標設計平臺相結合可以設計出端到端的LTE基站設計，包括無線、基帶、媒體訪問控制（MAC）和 傳輸功能。這些模塊化平臺協調工作可以簡化開發過程，并降低LTE頻分雙工（FDD）和時分雙工（TDD）變體的成本。利用對可編程的LTE基帶處理和數 字前端（DFE）音頻子系統可以同時進行的設計和開發的公共平臺，開發人員可以獲得靈活性和可擴展性，來滿足不斷提高的下一代3G和4G基站構架在產品和 上市時間上要求。
Xilinx LTE基帶定向參考設計
LTE Downlink 發射器
LTE Downlink 接收器
LTE Uplink 接收器
LTE基帶Downlink目標設計平臺
Xilinx LTE基帶目標設計平臺 LogiCORE IP 組件
LTE Turbo解碼器
LTE Turbo編碼器
LTE信道解碼器
LTE信道編碼器
LTE MIMO解碼器
LTE MIMO編碼器
FFT/iFFT
DFT/iDFT
LTE RACH檢測器
卷積編碼器
Viterbi解碼器
請訪問 www.xilinx.com/cn/esp/wireless.htm#baseband 和 www.xilinx.com/cn/ipcenter/fec_index.htm 查找：
• 參考設計材料
• 評估板的LTE基帶目標設計平臺LogiCORE IP組件
• 支持文件
• 更多信息
注意： 推薦安裝最新版的 Xilinx ISE® 軟件生成評估網表。