在現代電子測量、通信系統、雷達等領域，經常涉及對高頻模擬信號進行數據采集和存儲，以便進一步進行數據處理。根據奈奎斯特采樣定理，對高速模擬信號進行不失真采集，采樣頻率必須為信號最高頻率分量的兩倍以上，當信號頻率較高時，對器件速度的要求很高。高速模數轉換器的關鍵技術被國外所掌握，市場售價相當昂貴。當采集的模擬信號是周期性信號時，利用信號的周期性，采用等效時間采樣原理就可以用較低速的ADC實現高速的數據采集,從而減小系統的實現難度，簡化周期性寬帶模擬信號的高速數據采集問題[1]。等效采樣是一種欠采樣技術，它利用信號的周期性，以增加采集時間為代價，降低對高速采樣電路的壓力，通過重組恢復原始信號，可以實現周期信號或者重復信號的數字化。

1 等效采樣的原理
    根據奈奎斯特定律，采樣頻率在信號最高頻率分量的兩倍以上就可恢復原波形。而如果使用等效采樣，在信號的每個周期或相隔幾個周期取一個樣,而每個取樣點分別取自每個輸入信號波形不同的位置上,若干個取樣點成為一個周期, 可以組成類似于原信號的一個周期的波形[2]。相對于實時采樣，等效采樣技術在采樣重復信號時可以實現很高的數字化轉換速率。
    等效時間采樣的基本原理是利用取樣技術把高頻的、快速的重復信號轉換成低頻的、慢速的信號。等效采樣分為兩種方式：隨機采樣和順序采樣。隨機采樣，是從若干連續的信號周期中采集到多組采樣點來構成波形，每一組新的觸發點都是由一個新的觸發事件來啟動采集的，一個觸發事件到來以后，就采集信號波形的一部分，經過若干周期以后存儲器內存貯了足夠的采樣點，就可以在屏幕上重建一個完整的波形[3]。順序等效采樣在每個觸發捕獲一個樣值，而不依賴于時間/格的設置和掃描速度，每發現一個觸發經過一個雖然很短卻明確的延遲， 就獲得采樣值。當發生下一次觸發時, 延遲增加一段小的增量Δt。這個增量就是等效采樣的周期。該過程重復多次延時不斷增加到前一個捕獲量中, 直到時間窗口填滿[2]。如圖1所示[4]。

2 設計思路
    在高速等效采樣中，普遍存在難以確定觸發點的問題。本系統采用Cyclone III的可重配置PLL產生與被測信號周期相差1 ns的時鐘作為ADC的采樣時鐘對信號進行等效采樣，有效地解決高速等效采樣中觸發點位置難以確定的難點。系統的工作流程圖如圖2所示。系統初始化后，首先計算輸入信號的周期，根據差頻公式(f=1/t=1/(k×T+Δt),其中f為采樣頻率，k為常數，T為信號周期，Δt為等效采樣周期1 ns）計算出系統的采樣頻率，然后利用窮舉法找出PLL輸出的時鐘最接近這個采樣頻率的相關參數值。把參數值賦給ALTPLL_RECONFIG模塊，PLL經過重配置后輸出的時鐘即為ADC采樣時鐘。ADC采樣輸出的數據保存到片內RAM中，最后通過串口輸出到計算機顯示。

    系統框圖如圖3所示。外圍電路主要有分頻器和ADC。分頻器的主要作用是把輸入的模擬信號變成脈沖信號，同時把高頻信號分頻為較低頻的信號，便于計算被測信號的周期(相對于輸入信號)，ADC則負責采樣。其他部分功能由FPGA實現。采用NIOS II處理核和Avalon總線控制系統搭配各個模塊,這與使用MCU方案相比，系統更加小型化，集成度更高，運行速度更快，同時還減少了物理連接。這樣不僅降低了功耗，還增強了系統的穩定性。

3 系統設計
    本系統主要功能模塊包括頻率計算模塊、采樣頻率生成模塊、數據存儲模塊和串口通信模塊等。
3.1 頻率計算模塊
    首先把被測信號通過分頻器進行分頻，通過對分頻后脈沖信號計數可得信號周期T。根據自定義的差頻公式f=1/t=1/(k×T+Δt)(t為實時采樣周期，k為可變整數，T為信號周期，Δt為等效采樣周期)，可計算出實時采樣頻率。
3.2 采樣頻率生成模塊
    利用ALTPLL_RECONFIG宏功能和ALTPLL宏功能產生采樣頻率，此頻率可根據被測信號實時改變。根據前面計算出的實時采樣周期，使用窮舉法得到PLL的M、N和G1、G2參數的最佳值。根據這些參數重新配置PLL，PLL生成的采樣頻率即可滿足要求。重配置PLL的仿真圖如圖4所示。當write_param有效時，改變其中一個寄存器的值，修改寄存器值其間，busy為高電平，此時write_param無效。當busy為低電平時，可以繼續修改下一個寄存器的值。當需要改變的寄存器修改完以后，使reconfig為高電平，ALTPLL_RECONFIG模塊開始對PLL進行重配置，以產生采樣所需要的時鐘。重配置完成后過一段時間，PLL重新鎖定，輸出采樣時鐘c0。

3.3 數據存儲模塊
    由于采樣的頻率較高，ADC輸出的數據率很高，由于受AVALON總線速度的限制，采用直接把采樣數據寫入片內RAM的方式。考慮到被測信號是周期信號，所以只需要一個周期的采樣數據，采樣數據比較少，片內RAM已足夠。
3.4 串口通信模塊
    存入片內的采樣數據可以通過串口發送到計算機，由計算機顯示采樣數據得到的波形。
4 實驗結果及誤差分析
    完成設計以后，對系統進行了測試。當被測信號為頻率100 MHz、峰值為4 V的鋸齒波信號時，計算機上通過采樣數據得到的波形如圖5(a)所示，系統工作正常。圖5(b)是當被測信號為頻率50 MHz、峰值為5 V的正弦波時，根據采集數據得到的波形。
    本系統采用高頻PLL對輸入信號周期進行測量，當輸入頻率為100 MHz時,測量所得信號周期為10.016 ns。測量周期誤差為0.16%。此時采樣頻率應為90.777 05 MHz，PLL實際輸出的頻率為90.777 00 MHz，PLL輸出頻率誤差為0.000 1%可忽略不計。等效采樣頻率為984.3 MHz，總誤差為1.57%。當輸入頻率為50 MHz時，測量所得信號周期為19.984 ns,誤差為0.08%。此時采樣頻率應為47.655 36 MHz，PLL實際輸出的頻率為47.655 00 MHz,PLL輸出頻率誤差為0.000 7%可忽略不計。等效采樣頻率為1 016.1 MHz，誤差為1.61%。兩次測量所得誤差都較小，可以接受。
    本文采用Cyclone III器件內置的可重配置PLL輸出采樣時鐘，很好地解決了等效采樣中順序采樣的控制延時的難點。基于FPGA以及SoPC的設計方式使得系統結構明晰，處理性能得到提升,便于升級。在調試的過程中，系統一直穩定工作，只要加上一個顯示器，就可以當作示波器使用，非常方便采集高頻周期信號。
參考文獻
[1] 龐曉暉,黃鷹,胡修林，等.基于等效時間采樣原理的高速數據采集系統研究[J].無線電工程，1999(4):29-30.
[2] 任斌,余成，陳衛，等.基于EDA技術的等效采樣的設計實現[J].微計算機信息，2007(05z):293-295.
[3] 溫智寧,曾杜.基于EDA實時與等效采樣技術的多功能數字示波器系統[J]. 科協論壇,2008(2):28.
[4] 高素芳,徐大誠.一種基于等效采樣技術的高速數據采集系統[J]. 化工自動化及儀表,2009,36(2):72-74.