基準電壓源廣泛應用于A／D和D／A轉換器、開關電源等電路之中。在眾多的基準電壓源中，由于帶隙基準能成功地在標準CMOS工藝中實現，并得到良好的性能而廣受歡迎。隨著電池供電產品(如手機，筆記本電腦等)的發展，對低壓電源電壓的要求也逐步增高。利用電阻分壓的方法和低閾值電壓器件能夠實現可工作在1 V以下的CMOS帶隙基準源。
同時，由于數據轉換精度的不斷提高，基準源的溫度穩定性也面臨著新的挑戰。許多曲率補償技術應運而生，諸如：二次溫度補償、指數溫度補償、分段線性曲率校正、電阻溫度補償等等。除了上述的這些方法外，M．D．Ker和J．S．Chen還提出了一種可工作在1 V以下的新型曲率補償帶隙基準，所用的結構利用到了NPN和PNP兩種寄生雙極型晶體管(BJT)。本文提出了一種類似的補償技術，但僅需用到PNP型BJT。
1 傳統低壓帶隙基準源的工作原理
圖1是傳統低壓帶隙基準的電路結構。該基準電路能夠工作在低電源電壓的關鍵是將電壓疊加轉換成電流疊加。如圖1所示，輸出電流和輸出電壓可分別表示：
式中：VT是熱電壓，VT=kT／q；k為波爾茲曼常數(1．38×10-23J／K)；q為電子的帶電量(1．6×10-19C)，N為BJT管Q1和Q2的發射結面積比。以上兩式的最后一項都是線性正比于絕對溫度(PTAT)，被用于補償Veb2的負溫度系數。只要合適地選擇N，R1，R2和R3，就能得到一個具有低溫度漂移特性，且值低于1 V的參考電壓。然而，與式(2)的最后一項相比，Q2的射基電壓(Veb2)并不是關于溫度理想線性的。BJT管的
射基電壓Veb可以表示為：
式中：VG為0 K時硅材料的外推帶隙電壓值；η為與工藝技術相關的系數；m為BJT管集電極電流的溫度依賴階數；T0為參考溫度。
上式中包含了一個溫度非線性項Tln(TVT／T0)。將式(3)做泰勒展開，可得：
式中：a0，a1，a2，…，an都是常數。一階溫度補償技術主要是補償a1T項，這是傳統帶隙基準源的情況。若要得到更低的溫度系數，需要采用曲率補償技術去補償式(4)中的那些高階項。類似于圖1，本文提出的電路結構也基于電流疊加模式原理。電路中引入了第三個電流，以補償Veb的非線性，實現曲率補償。
2 新型曲率補償的帶隙基準結構
2．1 電流IREF2的引入
從式(3)可以看出來，Veb的非線性特性可以通過改變BJT管的集電極電流溫度特性加以控制。本文將要介紹的溫度補償技術正是基于這個性質。圖2顯示了第三個電流IREF2的引入。如圖2所示，IREF2是由BJT管Q2的射基電壓產生的，Q2的集電極電流是一個與溫度無關的電流IREF，由輸出參考電流鏡像得到。因此，與傳統帶隙基準的BJT管的射基極電壓不同，管Q2的射基電壓VebQ2的m=0。下面將具體介紹如何利用IREF2進行曲率補償。
2．2 電路結構與分析
實現低壓工作和曲率補償的完整電路結構如圖3所示。該電路共包含了5個部分：2個電流生成電路，1個偏置電路，1個啟動電路和1個電流相減電路。圖中IREF1是2個電流之和，由傳統的帶隙基準電路產生，可表示為：
通過電流鏡的鏡像，得到IREF為：
式中：K1是M3和M2的寬長比比值；K2是M9和M7的寬長比比值。因為Q1a和Q1b的集電極電流為PTAT電流IPTAT，而Q2的集電極電流為與溫度無關的電流IREF，回顧式(3)，VebQ1a和VebQ2可分別寫成：
通過改變RREF的阻值，可以得到數值在VDSsat(M9)和VDD-|VDSsat(M3)|之間的任何電壓值。晶體管M1～M4工作在飽和區，當漏端電流減小時，它們的源漏電壓可以很小。所以，該帶隙電路的VDD理論上可以降至Veb(典型情況為0．7 V)。上述電路中，電流鏡被充分使用，不但用于產生參考電流，管Q2的偏置電流，還用于偏置運放。為了最大限度地減小電流鏡的失配，管子的長度應取足夠長，并且輸出電壓取值宜在0．6 V左右。Ms1～Ms5構成了啟動電路，以避免電路工作在零電流狀態。Ms2的寬長比應小于1，確保電路啟動后Ms3～Ms5是完全關斷的。
3 仿真驗證
采用標準0．18μm CMOS工藝進行設計驗證，HSpice仿真結果表明，該電路能在1～2．1 V的電源電壓范圍內正常工作，并得到0．9 mV／V的電源調整率。圖4為電源電壓在0～2．1 V變化范圍內，溫度300 K時參考電壓的輸出波形。圖5顯示了輸出參考電壓VREF的溫度特性，在-55～+125℃的溫度范圍內，該電路平均輸出電壓為623 mV，溫度系數達到4．2 ppm／℃。
4 結語
本文提出了一種新穎的曲率補償帶隙基準結構。通過3個具有不同溫度依賴性質的電流的適當疊加，從而產生一個具有極低溫度系數的參考電壓。仿真結果表明，該電路在1 V電源電壓下仍能正常工作。并且，在-55～+125℃的溫度范圍內，其溫度系數僅為4．2 ppm／℃。