全球領先的半導體設計、驗證和制造軟件及知識產權（IP）供應商新思科技有限公司（Synopsys, Inc.， 納斯達克股票市場代碼：SNPS）日前宣布：其Galaxy™設計實現平臺上又增加最新的工具DC Explorer，以顯著加快高質量設計數據的開發速度。為了滿足當前那些大規模集成的、擁有數百萬實例的、“千兆級”的設計所面臨的極具挑戰性的進度要求，工程師們需要一種RTL探測解決方案，以確保他們能快速而高效地對不同的設計配置進行假設分析—甚至在設計數據完成之前就可進行 — 同時為實現流程創建一個更好的起始點。DC Explorer通過提供快出5倍的運行時間，以及與DC Ultra™ RTL綜合10%的時序和面積關聯度來解決了這個挑戰。它也容忍不完整的設計數據，因此在設計流程的很早期就能指導高質量的RTL和約束條件開發，從而確保了一個高度融合的設計流程。不久前，在加利福尼亞圣何塞舉行的Synopsys 用戶大會 (SNUG™)上，用戶們已概況介紹了DC Explorer在提升生產效率所帶來的各種新的好處。
　
　　“在設計開發早期階段的提升生產效率能夠顯著加速我們的IC實現流程。”意法半導體中央CAD和設計解決方案機構數字解決方案和先導項目組副經理Giancarlo Sada說：“我們在多個設計的不同開發階段運行了DC Explorer，并見證了至少快出4倍的運行時間和與DC Ultra10%的關聯度。這將使我們的設計師在流程的早期就能有效地評估各種不同的實現方案，調整設計數據，并創建一個高度融合和更快速的設計流程。”
　
　　在當前的龐大而復雜IC的早期RTL設計開發階段，設計數據有多個來源，并且一致性和完整性程度各有不同。工程師們缺少一種快速而有效的方式來試探和完善數據、修復設計問題和為RTL綜合創建一個更好的起始點，進而形成一個高度融合的實現流程。DC Explorer為設計師們提供了他們所需要的RTL探測功能，幫助他們在實現之前就能有效地識別潛在的設計問題和需改進之處。另外，當輸入RTL、約束條件和現有的庫模型不完整時，DC Explorer就會生成一個關于哪些需要完成和修復的綜合報告，從而加速了設計創建過程。最后，DC Explorer與Design Compiler® RTL綜合器語句兼容，這使得它非常容易使用，并能很容易地部署到現有的客戶流程中。
　
　　“Synopsys不斷致力于幫助我們的客戶提高其生產能力和為他們的千兆級系統級芯片器件縮短設計周期。”Synopsys高級副總裁和實現方案事業部總經理Antun Domic說：“DC Explorer為IC設計師們提供了另一個重要的產能提升工具，使他們能夠在設計流程的很早期就能執行RTL探測，從而提升了設計數據的質量和顯著加速了設計進程。”
　
供貨
　　DC Explorer現只針對有限的客戶供貨