0 引言
遙測艙是導彈研制中不可缺少的關鍵測試部件，它為導彈系統的順利研制提供了重要保證。為了提高安全性和可靠性，遙測艙產品使用前必須通過檢測和調試。遙測艙信號源是根據測試要求向待測產品實時地發送各種激勵，以此來模擬導彈遙測艙實際測量到的信號，遙測艙產品會對收到的激勵信號做相應的處理，然后從其輸出端輸出數據，這些數據將被采集到遙測艙內部，通過地面接收系統軟件的分析，就可以判斷遙測艙產品有無故障。由此可見，信號源是遙測艙檢測系統中非常重要的組成部分，本文主要針對此信號源的設計與實現展開論述。
1 設計要求
該信號源需要為遙測艙提供串行圖像數據、并行數據、串行RS 422數據、模擬信號，這些信號可單獨或者組合輸出。模擬信號可輸出幅值為-10～+10 V，頻率為100～40 kHz的脈沖信號。
目前市場上的信號發生器一般都用來產生較為簡單的信號，不能夠滿足本系統的需求。因此，將針對本系統的特殊要求設計一個可編程的信號源。
2 設計方案
采用數字信號源的設計方法，主要以FPGA可編程芯片為核心，輔以必要的電平轉換電路，構成可編程信號源。控制邏輯由FPGA可編程芯片來實現。FPGA通過內部邏輯，主要實現三個功能：產生模擬信號所需的頻率基準信號；產生并行數據和圖像數據的伴隨信號，產生并行數據和串行RS 422數據和串行圖像數據。模擬信號由功率放大電路進行幅值調節。數字信號經過接口芯片進行電平轉換。
信號源電路板由電源轉換模塊、可編程邏輯器件、LVDS接口芯片、RS 422接口芯片、運算放大器和總線驅動器等組成。硬件電路原理框圖如圖1所示。
FPGA采用Altera公司的Cyclone系列EP1C6。Cyclone FPGA是目前市場上性價比最優且價格最低的FPGA。容量為5 980個邏輯單元，具有多達92 160位嵌入RAM。支持各種單端I／O標準如LVTTL，LVCMOS，PCI和SSTL-2／3。FPGA的I／O端口多達185個，可通過VHDL語言編程來自由支配、定義其接口功能，方便PCB版圖設計時的布局布線，而且FPGA硬件的速度是納秒級的，VHDL程序內部對各功能模塊的處理是按并行方式進行的，這樣既很好地解決了信號通路多的問題，又能實時、快速地傳輸處理高速數據流。同時，借助EDA工具軟件Quartus直接進行代碼編寫、功能仿真和時序仿真，簡單易行地完成硬件功能的驗證、添加和修改。配置器件采用Altera公司的串行配置器件EPCS1，工業級低成本，提供在系統編程(ISP)和多次編程能力，這種能力是一次性可編程器件所不具備的，但其成本甚至低于一次性可編程器件，是Cyclone系列器件最完美的補充。存儲容量的范圍為1 Mb，使其更容易配合FPGA構造所需的最佳解決方案。
3 設計與實現
3．1 串行圖像數據
整幀傳輸時間為10 ms(包括幀頭和所有有效數據位)；在每幀數據開始發送時，先發送兩個幀頭校驗字FAF3EB90，其中每個字寬度不大于200 ns(校驗字每幀發送一次，所以每組校驗字之間間距為10 ms)，然后再發送16 384(128行，128列)個字的原始圖像數據，每個數據字寬度同樣不大于200 ns，字的內容為0000～4000循環發送；原始圖像數據發送完畢后，還需發送256個字的數字量，前兩個字為校驗字050C146 F，202個字為有效數字量信息，字的內容為0100～0000循環發送，其余信息字填零。
信號時序圖見圖2。
YLVDSD：發送16位數據，傳送系統給圖像采集設備的所有數據，每個數據位寬度與時鐘的半個周期等寬；
YLVDSS：發送同步信號，每字同步，與首數據最高位同時發出，寬度為半個時鐘；
YLVDSC：時鐘信號，始終保持。
所有的數據以行時間為基準，即每62．5μs發送一組128個數據(以同步信號為基準計數)。共發送130行，其中正程128行發送圖像數據，逆程兩行發送信息字。
采用VHDL語言編寫程序，使FPGA輸出固定時序的LVTTL電平的3路信號，經過一片LVDS接口芯片后，轉為LVDS信號。
LVDS接口芯片采用National Semiconductor公司的DS90C031，它是四路LVDS線驅動器，單電源5 V供電。
3．2 并行數據
并行數據是以信息幀的形式沿字節多路轉換通道發送。信息更新周期為10 ms，每個更新周期傳送128個信息字。這些信息字分成2個子幀，每幀64個字，每5 ms發送一子幀。信息字為24位，包括8位地址、16位數據，這樣，并行數據的數字遙測信息速率為307．2 Kb／s。
并行數據的數字遙測信息字的結構如圖3所示。
并行數據采用8位并行傳輸，每個信息字的三個字節分三次沿8位總線分時發送。伴隨信號CS1，CS2的不同組合構成地址字節、高位數據字節和低位數據字節的區分標志，信號WR表明信息的發送。地址按00～7F循環發送，數據按0000～9FFF循環發送，8位總線信號、伴隨信號和寫信號傳輸均由245作驅動，由這些信號的信號線電壓的變化形式表示的信息傳輸時序如圖4所示。
從圖4可以看出，一個信息字節的傳輸時間是2μs，一個信息字的傳輸時間是6μs。相鄰兩個信息字之間的間隔時間是10μs。
并行數據信息在5 ms周期內完成后發送，每個周期發送信息的時間大約為640μs。
采用VHDL語言編寫程序，使FPGA輸出固定時序的LVTTL電平的3路信號，經過2片總線驅動器后，轉為TTL電平的并行數據信號。
3．3 串行RS 422數據
串行RS 422數據共有3路。通過FPGA的VHDL程序產生符合RS 422協議的LVTTL電平數據，經過RS 422接口芯片進行電平轉換。
RS 422接口芯片采用Maxim公司的MAX1484，它是1收1發驅動器，全雙工。
(1)第一路DF422
波特率為500 Kb／s，每幀2．5 ms，幀長9個字節。
(2)第二路ZW422
波特率為240 Kb／s，每幀1 ms，幀長12個字，8 b／字。
數據格式是：
1位起始位+8位數據+1位停止位+10位空閑位其中：8位數據是低位在前，高位在后。
(3)第三路YX422
波特率為200 Kb／s，消息塊更新頻率為400 Hz，每個消息塊6個字，每字11位：
1位起始位+8位數據+1位奇偶校驗位+1位停止位
3．4 模擬信號
通過對48 MHz的外部時鐘分頻產生固定頻率的脈沖方波，幅度為0～3．3 V，采用高速運算放大器產生線性比例放大電路對幅度進行調節。
運算放大器采用AD公司的AD824，支持單電源供電，是低功耗的場效應晶體管輸入操作放大器。
3．5 電路設計
在設計中采取了多種措施以保證信號源在各種情況下的正常工作。
(1)采用4層PCB板設計，避免使用過多分立器件，減小設備體積，縮短引線，提高可靠性；
(2)電源和器件電源管腳加濾波電容，減小電源噪聲對器件和電路板的影響；
(3)印制板合理布局、布線，減小各種信號間的相互干擾；
(4)差分信號線d+和d-到接口不超過30 mm，兩信號線長度差控制在2 mm以內，確保滿足LVDS數據傳輸帶寬的要求；
(5)電路設計中，采取措施盡量提高系統對各種干擾的隔離以及突發大信號的抑制，保護系統可靠工作。輸出電路串接保護電阻，在輸出短路時確保電路完好。
4 結論
綜上所述，主要介紹了遙測艙多路可編程信號源的設計與實現，著重對設計中的幾個關鍵技術做了較為詳細的研究論證。通過采用FPGA作為設計核心，編寫VHDL程序產生主要邏輯功能，附加外圍電平轉換芯片實現各種類型信號輸出。實踐證明，此信號源完全能夠模擬遙測艙測量到的信號，符合設計要求。