0 引言
    隨著便攜式消費電子產品應用的持續增長，降低功耗和低電源電壓成為CMOS運算放大器的設計趨勢。在低壓下工作時，一般采用互補差分輸入對來實現軌至軌的信號輸入，但是，其電源電壓被限制在必須大于兩倍閾值電壓與兩倍過驅動電壓之和。
    為了使運算放大器能工作在更低電源電壓下，現有的方法是，采用體驅動晶體管、雙p溝道差分輸入對、輸入信號重整、弱反型區和輸入共模電平偏移技術。體驅動晶體管和弱反型區晶體管的跨導較小且頻率響應性能較差。對當輸入共模電平低時，2個P溝道差分輸入對都同時開啟，這樣會導致差分對的尾電流在共模電平高和低時不相等，因此，這種電路在軌至軌輸入信號下很難實現恒定增益。輸入信號重整電路用來控制共模(CM)電平，但是由于反饋的引入，可能會導致信號的非線性。共模電平偏移是采用標準CMOS工藝制程來實現軌至軌輸入信號的好方法，但是要在超低電源電壓下工作(例如0．6 V)，該還電路需要進行一些改進。

1 路結構和工作原理
    如圖1所示，普通的互補差分輸入對雖然能夠獲得軌至軌輸入信號，但是，其電源電壓不能低于2(VTH+VOD)，其中表示VTH閾值電壓，VOD表示過驅動電壓，可以看出在中間部分，會出現截至區(Dead Zone)。

    圖2是動態共模電平偏移(Level Shft)的電路結構示意圖，其與文獻的不同之處是，對輸入共模電平在中間或者低電平時，僅僅PMOS差分對開啟，對輸入共模電平在高電平時，NMOS差分對開啟。在設計過程中，表明這種電路結構更加適合于超低電源電壓下工作。互補差分對的輸入共模電平可以表示為：
   
    其中Vin,n,cm和Vin,p,cm分別是內部NMOS和PMOS差分對輸入端的共模電平，Vin,cm是外部輸入端Vin1和Vin2的共模電平。

    本文設計的低壓運算放大器的核心電路如圖3所示，該電路由電平偏移互補差分對(R1，R2，M1～M4)和對稱運算放大器(M5，M6，M13～M16)組成。圖3中，電平偏移電流產生電路(Level-shift Current Generator)與文獻中相同，其中Ish供給M7～M10。但在文獻中，采用了共源共柵結構，其在超低電源電壓下工作是不適合的。從圖3可以看出，該電路能夠工作的最小電源電壓是：
   
    本設計中，對于0．6 V的電源電壓，在0．13μm CMOS工藝制程下，閾值電壓約為0．4 V，過驅動電壓設計為0．06 V。

2 模擬結果與討論
    圖4為共模電平偏移電流Ish與外部輸入信號共模電平Vin,cm的變化關系。

    圖5為內部NMOS差分對輸入端的共模電平Vin,n,cm和PMOS差分對輸入端的共模電平Vin,p,cm與外部輸入信號共模電平Vin,cm的變化關系。可以看出，當外部輸入信號共模電平處于中間區域時，Vin,p,cm會降低，此時PMOS輸入差分對會導通。因此該共模電平偏移輸入級實現了在低和中Vin,cm時PMOS輸入差分對導通，高Vin,cm時NMOS輸入差分對導通，即實現了軌至軌輸入。
    如圖6所示，在0．6 V電源電壓下，采用0．13 μmCMOS工藝制程，模擬得到的頻率響應曲線，帶10pF電容負載時其性能為，功耗390μW，直流增益60 dB，單位增益帶寬22 MHz，相位裕度80°。圖7為單位增益緩沖器的模擬結果。結果表明，該運算放大器可以實現軌至軌輸入和輸出。

3 結語
    在電源電壓為0．6 V下，模擬實現了軌至軌輸入和輸出運算放大器。采用0．13 μm CMOS工藝制程，其閾值電壓約為0．4 V和-0．4 V。設計過程中用到了輸入共模電平偏移技術和對稱運算放大器結構設計。